Politechnika Warszawska - Centralny System UwierzytelnianiaNie jesteś zalogowany | zaloguj się
dr inż.

Przemysław Miazga

Imiona
Przemysław Jerzy
Nazwisko
Miazga
Stopnie i tytuły
dr inż.
plan zajęć
Zaloguj się, aby zobaczyć więcej.

Podstawowe informacje o użytkowniku

Starszy wykładowca w jednostce Wydział Elektroniki i Technik Informacyjnych

Koordynowane przedmioty

2012Z - Digital Circuits 103A-CTxxx-ISA-EDC1
2013L - Digital Circuits 103A-CTxxx-ISA-EDC1
2013L - Evolutionary Algorithms 103A-CSCSN-MSA-EEVAL
2013Z - Digital Circuits 103A-CTxxx-ISA-EDC1
2014L - Digital Circuits 103A-CTxxx-ISA-EDC1
2014Z - Digital Circuits 103A-CTxxx-ISA-EDC1
2014Z - Evolutionary Algorithms 103A-CSCSN-MSA-EEVAL
2015L - Digital Circuits 103A-CTxxx-ISA-EDC1
2015Z - Digital Circuits 103A-CTxxx-ISA-EDC1
2015Z - Evolutionary Algorithms 103A-CSCSN-MSA-EEVAL
2016L - Algorytmy ewolucyjne 1030-IB000-ISP-0224
2016L - Digital Circuits 103A-CTxxx-ISA-EDC1
2016Z - Digital Circuits 103A-CTxxx-ISA-EDC1
2016Z - Evolutionary Algorithms 103A-CSCSN-MSA-EEVAL
2017L - Algorytmy ewolucyjne 1030-IB000-ISP-0224
2017L - Digital Circuits 103A-CTxxx-ISA-EDC1
2017Z - Digital Circuits 103A-CTxxx-ISA-EDC1
2017Z - Evolutionary Algorithms 103A-CSCSN-MSA-EEVAL
2018L - Digital Circuits 103A-CTxxx-ISA-EDC1
2018L - Evolutionary Algorithms 103A-CSCSN-MSA-EEVAL
2018Z - Digital Circuits 103A-CTxxx-ISA-EDC1
2018Z - Evolutionary Algorithms 103A-CSCSN-MSA-EEVAL
2019L - Digital Circuits 103A-CTxxx-ISA-EDC1
2019Z - Digital Circuits 103A-CTxxx-ISA-EDC1
2019Z - Evolutionary Algorithms 103A-CSCSN-MSA-EEVAL