Politechnika Warszawska - Centralny System Uwierzytelniania
Strona główna

Digital Signal Processor Architecture and Programming 103A-CSCSN-MSA-EDSPA
Laboratorium (LAB) rok akademicki 2018/2019 - sem. zimowy

Informacje o zajęciach (wspólne dla wszystkich grup)

Liczba godzin: 15
Limit miejsc: 36

Grupy zajęciowe

zobacz na planie zajęć

Grupa Uwagi Termin(y) Prowadzący Miejsca Liczba osób w grupie / limit miejsc Akcje
101 co drugi wtorek (nieparzyste), 16:15 - 20:00, sala 9B
Henryk Kowalski, Zbigniew Szymański 21/ szczegóły
102 co drugi wtorek (parzyste), 16:15 - 20:00, sala 9B
Henryk Kowalski, Zbigniew Szymański 0/ szczegóły
103 co druga środa (nieparzyste), 16:15 - 20:00, sala 9B
Henryk Kowalski, Zbigniew Szymański 22/ szczegóły
104 co druga środa (parzyste), 16:15 - 20:00, sala 9B
Henryk Kowalski, Zbigniew Szymański 0/ szczegóły
Wszystkie zajęcia odbywają się w budynku:
Budynek Wydziału Elektroniki i Technik Informacyjnych
Opisy przedmiotów w USOS i USOSweb są chronione prawem autorskim.
Właścicielem praw autorskich jest Politechnika Warszawska.
pl. Politechniki 1, 00-661 Warszawa tel: (22) 234 7211 https://pw.edu.pl kontakt deklaracja dostępności USOSweb 7.0.0.0-2 (2023-09-25)