Politechnika Warszawska - Centralny System Uwierzytelniania
Strona główna

Digital Signal Processor Architecture and Programming

Informacje ogólne

Kod przedmiotu: 103A-CSCSN-MSA-EDSPA
Kod Erasmus / ISCED: (brak danych) / (brak danych)
Nazwa przedmiotu: Digital Signal Processor Architecture and Programming
Jednostka: Wydział Elektroniki i Technik Informacyjnych
Grupy: ( Computer Systems and Networks - Advanced )-Computer Systems and Networks-M.Sc.-EITI
( Courses in English )--eng.-EITI
( Przedmioty obieralne )-Inżynieria systemów informatycznych-inż.-EITI
( Przedmioty techniczne )---EITI
( Systemy komputerowe )-Inżynieria systemów informatycznych-inż.-EITI
( Technical Courses )--eng.-EITI
Punkty ECTS i inne: 6.00 Podstawowe informacje o zasadach przyporządkowania punktów ECTS:
  • roczny wymiar godzinowy nakładu pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się dla danego etapu studiów wynosi 1500-1800 h, co odpowiada 60 ECTS;
  • tygodniowy wymiar godzinowy nakładu pracy studenta wynosi 45 h;
  • 1 punkt ECTS odpowiada 25-30 godzinom pracy studenta potrzebnej do osiągnięcia zakładanych efektów uczenia się;
  • tygodniowy nakład pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się pozwala uzyskać 1,5 ECTS;
  • nakład pracy potrzebny do zaliczenia przedmiotu, któremu przypisano 3 ECTS, stanowi 10% semestralnego obciążenia studenta.
Język prowadzenia: angielski
Jednostka decyzyjna:

103000 - Wydział Elektroniki i Technik Informacyjnych

Kod wydziałowy:

EDSPA

Numer wersji:

1

Skrócony opis:

Prezentacja budowy i zastosowania nowoczesnych procesorów sygnałowych. Przegląd najważniejszych architektur procesorów sygnałowych oraz sposobów ich programowania. Pozwala na zaznajomienie się z przeznaczonym dla tych procesorów narzędziami programowymi, językami asemblerowymi i wysokiego poziomu oraz systemami operacyjnymi czasu rzeczywistego. Umożliwia praktyczne zweryfikowanie nabytej wiedzy podczas pracy w środowisku sprzętowo-programowym wiodących producentów.

Pełny opis: (tylko po angielsku)

TOPICS:

  1. Introduction: general information, basic definitions, Harvard architecture, features of DSP, comparisons of general-purpose processors and DSP, DSP evolution, typical applications, fixed point and floating point DSP
  2. DSP processors architecture: data arithmetic operations, data representations, dedicated arithmetic operations, typical DSP block diagram, data and program memory, buses, on-chip peripherals, expansion ports, on-chip debugging interface.
  3. Assembly language: programming model, instruction set, specialized addressing modes, dedicated instruction, instruction set orthogonality, multiply, parallel data moving, hardware loops.
  4. TMS320C2000 DSP processors family architecture: C28x core architecture, Control Law Accelerator (CLA) core architecture, floating-point unit (FPU) architecture, Clock Generation Circuitry, code security module (CSM), Watchdog Timer Module, Power-on and Brown-out Resets, Boot ROM and boot-loading, Peripheral Interrupt Expansion (PIE) Block, General-Purpose Input/Output (GPIO)
  5. TMS320C2000 DSP processors peripheral modules: 32-Bit CPU-Timers, ePWM - enhanced PWM peripheral module, ePWM submodules – TB, CC, AQ, DB, PC, TZ, ET, DC, HRPWM - high resolution module, ADC 12-bit converter block, Comparator block, Temperature sensor, eCAP - enhanced capture module, SCI UART - serial communications port
  6. DSP processors programming in high level language: data types, representation of scalar data types, exception handling, embed assembly language instructions, memory model, sections - relocatable blocks, initialized sections, uninitialized sections, controlSUITE software package, Firmware Development Package, C/C++ Header Files and Examples
  7. Code Composer Studio: Code Composer Studio (CCS) Integrated Development Environment, C/C++ perspective, C/C++ View, Console View, creating a new project, importing project, building the project, creating a Target Configuration File, Debug perspective, Disassembly View, Watch View,
  8. Software and hardware tools: Code Generation Tools - compiler, assembler/linker, simulator, debugger, hardware emulator, hardware evaluation module. C2000Ware – Software Development Tool.
  9. Multicore DSP processors and System On Chip: Dual core processor, C28x core, ARM Cortex-M3/4 core, the Master Subsystem, the Control Subsystem, and the Analog Subsystem, Shared Resources, shared memories and peripherals, the Clocking Blocks, the Reset Block, Watchdog Timer
  10. Pipelining: pipelining technique, pipeline depth, interlocking, pipeline hazard, branching effects, delayed branch, interrupt effects, fast interrupt,
  11. Real time operating systems: basic definitions, monitors, data streams, vectors, tables, exceptions, memory management, library.
  12. Overview of DSP processors architecture: fixed point and floating point DSP, DSP processor evaluation history, dual MAC architecture, SIMD architectural technique, Very Long Instruction Word (VLIW) architecture, superscalar architecture.
    All subjects are presented based on TMS320C2000, Dual core F28M35x Concerto, TMS320C6000 (Texas Instruments) processor families and TI-RTOS (Texas Instruments) real time operating system. Selected topics are shown based on other processor families and manufacturers.

  13. LABORATORY: Laboratory exercises are dedicated to practical usage of Code Composer Studio (CCS) and individual peripheral modules of TMS320F2802x Piccolo processor.
    Lab1: CCS First Project, System Initialization, Interrupt, PIE, CPU WDG, Timer0/1/2,
    Lab2: Analog to Digital Converter
    Lab3: Generate a PWM
    Lab4: Generate a HRPWM
    Each class lasts 175min laboratory. Laboratory exercises are done in teams of two. Evaluating the laboratory exercises carried out during the classes on the basis of written reports and interviews with the student team.
    PROJECTS: The project involves writing and running real-time applications in C according to the assumptions made in the subject project. The project is being carried out in teams of several persons. The project is run with the use of CCS development environment and runtime system hardware real-time hardware in the laboratory. The project must be completed by the end of the semester. Project evaluation is based on working software, and presented a written report. The full CCS environment is also available for students to work at home. A student may participate in the consultation carried out every week (in the 1 hr.). The project allows the consolidation of the knowledge acquired during the lecture and laboratory activities and the acquisition of teamwork skills.
Literatura:

Literatura i oprogramowanie:

  1. TMS320F2802x Piccolo Microcontrollers, Data Sheet, February 2021
  2. TMS320F2802x, TMS320F2802xx Piccolo Technical Reference Manual, Dec. 19, 2018
  3. C2000 Real-Time Control Peripheral Reference Guide, October 2021
  4. Programming TMS320x28xx and TMS320x28xxx Peripherals in C/C++, December 2017
  5. Code Composer Studio User’s Guide, October 2021
  6. C2000Ware for C2000 MCUs, October 2021
  7. C2000 Academy, October 2021
  8. An Open Source RTOS for IoT, MicrocotrollerTips, September 24, 2018
  9. General RTOS Concepts, SimpleLink Academy, October 2021
  10. TI-RTOS Basics, SimpleLink Academy, October 2021
Efekty uczenia się: (tylko po angielsku)

Knowledge

  • has basic knowledge of the construction and programming of signal processors, hardware and software tools for software development and its commissioning intended for signal processors
  • has a basic knowledge of the evolution and development trends of signal processors and their areas of application
  • has basic knowledge of creating software projects designed to work on signal processors and their commissioning with the use of an integrated software environment and hardware runtime systems

Skills

  • can independently search for information in the original source company documentation and apply it to solve problems during practical exercises
  • can prepare the text of a technical design report describing the method of obtaining the results and their justification
  • is able to independently acquire the knowledge needed to solve engineering projects with the use of signal processors
  • is able to independently acquire the knowledge needed to solve engineering projects with the use of signal processors
  • can assess the suitability of a processor chip from different manufacturers and different families to solve an engineering project, assess the suitability of software and hardware tools

Social Competence

  • understands the need to constantly update and enrich knowledge
  • is aware of the importance and understanding of the economic, social and other non-technical effects of the development of the use of signal processors as well as the related responsibility
  • is aware of the importance of formulating and providing the society with reliable information on the achievements of techniques related to signal processors
  • can work as part of team engineering projects

Zajęcia w cyklu "rok akademicki 2023/2024 - sem. zimowy" (zakończony)

Okres: 2023-10-01 - 2024-02-18
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 15 godzin, 24 miejsc więcej informacji
Projekt, 15 godzin, 24 miejsc więcej informacji
Wykład, 30 godzin, 24 miejsc więcej informacji
Koordynatorzy: Henryk Kowalski
Prowadzący grup: Henryk Kowalski, Zbigniew Szymański
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin
Jednostka realizująca:

103200 - Instytut Informatyki

Zajęcia w cyklu "rok akademicki 2022/2023 - sem. zimowy" (zakończony)

Okres: 2022-10-01 - 2023-02-19
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 15 godzin, 24 miejsc więcej informacji
Projekt, 15 godzin, 24 miejsc więcej informacji
Wykład, 30 godzin, 24 miejsc więcej informacji
Koordynatorzy: Henryk Kowalski
Prowadzący grup: Henryk Kowalski, Zbigniew Szymański
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin
Jednostka realizująca:

103200 - Instytut Informatyki

Zajęcia w cyklu "rok akademicki 2021/2022 - sem. zimowy" (zakończony)

Okres: 2021-10-01 - 2022-02-22
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 15 godzin, 24 miejsc więcej informacji
Projekt, 15 godzin, 24 miejsc więcej informacji
Wykład, 30 godzin, 24 miejsc więcej informacji
Koordynatorzy: Henryk Kowalski
Prowadzący grup: Henryk Kowalski, Zbigniew Szymański
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin
Jednostka realizująca:

103200 - Instytut Informatyki

Zajęcia w cyklu "rok akademicki 2020/2021 - sem. zimowy" (zakończony)

Okres: 2020-10-01 - 2021-02-19
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 15 godzin, 18 miejsc więcej informacji
Projekt, 15 godzin, 18 miejsc więcej informacji
Wykład, 30 godzin, 18 miejsc więcej informacji
Koordynatorzy: Henryk Kowalski
Prowadzący grup: Henryk Kowalski, Zbigniew Szymański
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin
Jednostka realizująca:

103200 - Instytut Informatyki

Zajęcia w cyklu "rok akademicki 2019/2020 - sem. zimowy" (zakończony)

Okres: 2019-10-01 - 2020-02-21
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 15 godzin, 36 miejsc więcej informacji
Projekt, 15 godzin, 36 miejsc więcej informacji
Wykład, 30 godzin, 36 miejsc więcej informacji
Koordynatorzy: Henryk Kowalski
Prowadzący grup: Henryk Kowalski, Zbigniew Szymański
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin
Jednostka realizująca:

103200 - Instytut Informatyki

Zajęcia w cyklu "rok akademicki 2018/2019 - sem. zimowy" (zakończony)

Okres: 2018-10-01 - 2019-02-17
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 15 godzin, 36 miejsc więcej informacji
Projekt, 15 godzin, 36 miejsc więcej informacji
Wykład, 30 godzin, 36 miejsc więcej informacji
Koordynatorzy: Henryk Kowalski
Prowadzący grup: Henryk Kowalski, Zbigniew Szymański
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin
Jednostka realizująca:

103200 - Instytut Informatyki

Opisy przedmiotów w USOS i USOSweb są chronione prawem autorskim.
Właścicielem praw autorskich jest Politechnika Warszawska.
pl. Politechniki 1, 00-661 Warszawa tel: (22) 234 7211 https://pw.edu.pl kontakt deklaracja dostępności USOSweb 7.0.0.0-7 (2024-02-19)