Politechnika Warszawska - Centralny System Uwierzytelniania
Strona główna

Podstawy techniki cyfrowej

Informacje ogólne

Kod przedmiotu: 103A-ELxxx-ISP-POCY
Kod Erasmus / ISCED: (brak danych) / (brak danych)
Nazwa przedmiotu: Podstawy techniki cyfrowej
Jednostka: Wydział Elektroniki i Technik Informacyjnych
Grupy: ( Przedmioty techniczne )---EITI
( Technika cyfrowa )-Elektronika-inż.-EITI
Punkty ECTS i inne: 3.00 Podstawowe informacje o zasadach przyporządkowania punktów ECTS:
  • roczny wymiar godzinowy nakładu pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się dla danego etapu studiów wynosi 1500-1800 h, co odpowiada 60 ECTS;
  • tygodniowy wymiar godzinowy nakładu pracy studenta wynosi 45 h;
  • 1 punkt ECTS odpowiada 25-30 godzinom pracy studenta potrzebnej do osiągnięcia zakładanych efektów uczenia się;
  • tygodniowy nakład pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się pozwala uzyskać 1,5 ECTS;
  • nakład pracy potrzebny do zaliczenia przedmiotu, któremu przypisano 3 ECTS, stanowi 10% semestralnego obciążenia studenta.
Język prowadzenia: polski
Jednostka decyzyjna:

103000 - Wydział Elektroniki i Technik Informacyjnych

Kod wydziałowy:

POCY

Numer wersji:

1

Skrócony opis:

Celem przedmiotu jest zapoznanie studentów z podstawami działania cyfrowych układów kombinacyjnych i sekwencyjnych oraz z metodami ich projektowania

i realizacji. W ramach zajęć laboratoryjnych studenci nabywają praktycznych umiejętności projektowania i symulacji prostych bloków kombinacyjnych i sekwencyjnych oraz automatów sterujących.

Pełny opis:

Opis wykładu:

  1. Wprowadzenie do cyfrowego przetwarzania informacji. (2 godz.) Abstrakcja cyfrowa, dyskretyzacja i kwantyzacja sygnałów. Układy cyfrowe. Systemy liczbowe, kody binarne (NKB, kod Graya, kod BCD), reprezentacja liczb całkowitych ze znakiem (znak-moduł, kody U1, U2) i liczb stałoprzecinkowych. Bity i bajty.
  2. Kombinacyjne układy cyfrowe. (2 godz.) Rodzaje układów cyfrowych: kombinacyjne i sekwencyjne. Podstawowe funktory logiczne (bramki logiczne AND, OR, NAND, NOR, XOR, XNOR) – funkcje i symbole, podstawy konstrukcji, Podstawowe parametry bramek logicznych – poziomy logiczne, napięcie zasilania, moc statyczna i dynamiczna, czas propagacji.
  3. Algebra Boole’a i funkcje boolowskie. (4 godz.) Funkcja boolowska jako model układu kombinacyjnego. Specyfikacja i reprezentacje funkcji boolowskich - tablica prawdy, zbiory włączenia, wyłączenia i nieokreśloności, wyrażenie logiczne, binarne diagramy decyzyjne. Idea modelu w języku opisu sprzętu HDL (bez szczegółów językowych, interfejs, model działania i struktury). Prawa i własności algebry Boole’a. Upraszczanie wyrażeń logicznych. Podstawy minimalizacji funkcji boolowskich (postać minimalna, implikanty) na przykładzie metody tablic Karnaugha.
  4. Struktury układów kombinacyjnych. (2 godz.) Struktury bramkowe dwupoziomowe i wielopoziomowe. Kombinacyjne bloki funkcjonalne (multipleksery, demultipleksery, kodery, dekodery) i ich zastosowania. Układy z pamięciami. Układy programowalne.
  5. Układy sekwencyjne. (2 godz.) Wyjaśnienie podstawowych pojęć: układ sekwencyjny, automat skończony. Rodzaje układów sekwencyjnych: synchroniczne i asynchroniczne. Automaty Moore’a i Mealy’ego – porównanie, przykłady, przebiegi czasowe. Elementy pamiętające – przerzutniki i zatrzaski.
  6. Automaty synchroniczne. (5 godz.) Zasady projektowania i realizacji automatów synchronicznych Moore’a i Mealy’ego. Równoważność i zgodność stanów automatu. Redukcja stanów automatu. Kodowanie stanów. Funkcje wzbudzeń przerzutników. Rejestry i liczniki.
  7. Arytmetyczne bloki funkcjonalne. (2 godz.) Specyfikacja bloku funkcjonalnego. Operacje dodawania i odejmowania na liczbach całkowitych (reprezentacja znakmoduł i U2). Sumatory, komparatory. Prosty blok arytmetyczno-logiczny ALU.
  8. Złożone układy cyfrowe. (2 godz.) Układ sterujący i układ wykonawczy (moduł ścieżki danych). Przykładowy projekt złożonego układu cyfrowego.
  9. Synteza logiczna układów cyfrowych. (3 godz.) Wyjaśnienie podstawowych pojęć. Rola i znaczenie syntezy logicznej. Przegląd metod syntezy układów kombinacyjnych i sekwencyjnych.
  10. Układy asynchroniczne. (2 godz.) Asynchroniczne automaty Moore’a i Mealy’ego. Niekorzystne zjawiska: hazardy i wyścigi. Kodowanie stanów automatu.
  11. Realizacje układów cyfrowych. (2 godz.) Układy ASIC, układy rekonfigurowalne (FPLD, FPGA), mikroprocesory, zintegrowane systemy cyfrowe (System on Board, System on Chip) – wprowadzenie, przegląd i powiązania z innymi przedmiotami. Sprawdziany wykładowe. (2 godz.) Dwa sprawdziany po 1h.


Laboratorium:

Laboratorium obejmuje 5 ćwiczeń 3-godzinnych. Zajęcia laboratoryjne polegają na projektowaniu układów kombinacyjnych i sekwencyjnych na poziomie logicznym oraz symulacji ich działania z wykorzystaniem symulatora logicznego. Wybrane

ćwiczenia będą realizowane z wykorzystaniem układów programowalnych.

  1. Układy kombinacyjne – specyfikacja i minimalizacja funkcji boolowskich, projekt i symulacja schematu logicznego.
  2. Automat synchroniczny – projekt prostego automatu na podstawie specyfikacji, minimalizacja i realizacja, badanie przebiegów czasowych.
  3. Sekwencyjne bloki funkcjonalne – projekt licznika lub rejestru o zadanych parametrach, realizacja przy użyciu różnych typów przerzutników.
  4. Układy arytmetyczne – realizacja podstawowych bloków arytmetycznych, operacje arytmetyczne na liczbach w kodzie U2.
  5. Złożony układ cyfrowy – realizacja układu sterującego i układu wykonawczego z wykorzystaniem bloków funkcjonalnych kombinacyjnych i sekwencyjnych.
Literatura:

  1. T. Łuba, G. Borowik: Synteza logiczna, OWPW, 2015
  2. T. Łuba: Synteza układów logicznych. OWPW, 2005
  3. C. Zieliński, Podstawy projektowania układów cyfrowych. PWN, Warszawa 2003.
  4. T. Łuba, D. Ojrzeńska-Wójter: Układy logiczne w zadaniach, OWPW, 2011
  5. D. Harris, S. Harris, Digital Design and Computer Architecture, 2013, 2016

Zajęcia w cyklu "rok akademicki 2022/2023 - sem. letni" (w trakcie)

Okres: 2023-02-20 - 2023-09-30
Wybrany podział planu:


powiększ
zobacz plan zajęć
Typ zajęć:
Laboratorium, 15 godzin, 120 miejsc więcej informacji
Wykład, 30 godzin, 120 miejsc więcej informacji
Koordynatorzy: Andrzej Wielgus
Prowadzący grup: Bartosz Dec, Piotr Mierzwiński, Krzysztof Siwiec, Andrzej Wielgus
Lista studentów: (nie masz dostępu)
Zaliczenie: Ocena łączna
Jednostka realizująca:

103500 - Instytut Mikroelektroniki i Optoelektroniki

Zajęcia w cyklu "rok akademicki 2021/2022 - sem. letni" (zakończony)

Okres: 2022-02-23 - 2022-09-30
Wybrany podział planu:


powiększ
zobacz plan zajęć
Typ zajęć:
Laboratorium, 15 godzin, 120 miejsc więcej informacji
Wykład, 30 godzin, 120 miejsc więcej informacji
Koordynatorzy: Andrzej Wielgus
Prowadzący grup: Bartosz Dec, Krzysztof Siwiec, Andrzej Wielgus
Lista studentów: (nie masz dostępu)
Zaliczenie: Ocena łączna
Jednostka realizująca:

103500 - Instytut Mikroelektroniki i Optoelektroniki

Zajęcia w cyklu "rok akademicki 2021/2022 - sem. zimowy" (zakończony)

Okres: 2021-10-01 - 2022-02-22
Wybrany podział planu:


powiększ
zobacz plan zajęć
Typ zajęć:
Laboratorium, 15 godzin, 60 miejsc więcej informacji
Wykład, 30 godzin, 60 miejsc więcej informacji
Koordynatorzy: Andrzej Wielgus
Prowadzący grup: Bartosz Dec, Krzysztof Siwiec, Andrzej Wielgus
Lista studentów: (nie masz dostępu)
Zaliczenie: Ocena łączna
Jednostka realizująca:

103500 - Instytut Mikroelektroniki i Optoelektroniki

Zajęcia w cyklu "rok akademicki 2020/2021 - sem. letni" (zakończony)

Okres: 2021-02-20 - 2021-09-30
Wybrany podział planu:


powiększ
zobacz plan zajęć
Typ zajęć:
Laboratorium, 15 godzin, 150 miejsc więcej informacji
Wykład, 30 godzin, 150 miejsc więcej informacji
Koordynatorzy: Andrzej Wielgus
Prowadzący grup: Bartosz Dec, Krzysztof Siwiec, Andrzej Wielgus
Lista studentów: (nie masz dostępu)
Zaliczenie: Ocena łączna
Jednostka realizująca:

103500 - Instytut Mikroelektroniki i Optoelektroniki

Opisy przedmiotów w USOS i USOSweb są chronione prawem autorskim.
Właścicielem praw autorskich jest Politechnika Warszawska.
pl. Politechniki 1, 00-661 Warszawa tel: (22) 234 7211 https://pw.edu.pl kontakt deklaracja dostępności USOSweb 7.0.0.0-2 (2023-09-25)