Politechnika Warszawska - Centralny System Uwierzytelniania
Strona główna

Projektowanie urządzeń cyfrowych

Informacje ogólne

Kod przedmiotu: 103A-INxxx-ISP-PUCY
Kod Erasmus / ISCED: (brak danych) / (brak danych)
Nazwa przedmiotu: Projektowanie urządzeń cyfrowych
Jednostka: Wydział Elektroniki i Technik Informacyjnych
Grupy: ( Algorytmy i języki - albo - Projektowanie systemów )-Inżynieria systemów informatycznych-inż.-EITI
( Przedmioty obieralne )-Automatyka i robotyka-inż.-EITI
( Przedmioty techniczne )---EITI
Punkty ECTS i inne: 4.00 Podstawowe informacje o zasadach przyporządkowania punktów ECTS:
  • roczny wymiar godzinowy nakładu pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się dla danego etapu studiów wynosi 1500-1800 h, co odpowiada 60 ECTS;
  • tygodniowy wymiar godzinowy nakładu pracy studenta wynosi 45 h;
  • 1 punkt ECTS odpowiada 25-30 godzinom pracy studenta potrzebnej do osiągnięcia zakładanych efektów uczenia się;
  • tygodniowy nakład pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się pozwala uzyskać 1,5 ECTS;
  • nakład pracy potrzebny do zaliczenia przedmiotu, któremu przypisano 3 ECTS, stanowi 10% semestralnego obciążenia studenta.
Język prowadzenia: polski
Jednostka decyzyjna:

103000 - Wydział Elektroniki i Technik Informacyjnych

Kod wydziałowy:

PUCY

Numer wersji:

1

Skrócony opis:

Zapoznanie studentów z metodologią projektowania urządzeń cyfrowych wykorzystujących programowalne układy FPGA.

Pełny opis:

Zapoznanie studentów z metodologią projektowania urządzeń cyfrowych wykorzystujących programowalne układy FPGA.

Treść wykładu


  • Wprowadzenie do przedmiotu. Architektury układów ASIC
    programowanych przez użytkownika - układy FPGA. Podstawowe bloki
    wewnętrzne układów CPLD i FPGA.[2] Systemy EDA wspomagające
    projektowanie zawartości układów FPLD. Metody opisu zawartości FPLD
    (schemat, przebiegi czasowe, opis językowy).[2]

  • Opis projektowanego układu za pomocą języka AHDL. Podstawowe
    struktury języka. Przykładowy projekt złożonego układu cyfrowego
    opisanego w języku AHDL.[4]

  • Kolokwium.[1]

  • Wybrane elementy języka Verilog na przykładach podstawowych
    bloków funkcjonalnych. [1]

  • Elementy języka VHDL na przykładzie wybranego bloku
    funkcjonalnego. Definicja jednostek i architektury. Operatory.
    Instrukcje złożone warunkowe i pętli. Tworzenie komponentów.
    Projektowanie bloków kombinacyjnych i sekwencyjnych w języku VHDL.
    Weryfikacja projektów zapisanych w VHDL. Symulacja i testowanie.[7]

  • Elementy mikroprogramowania w układach FPLD. Architektura
    mikroprogramowanych układów sterowania. Język opisu zawartości pamięci
    mikroprogramu.[4]

  • Testowanie układów cyfrowych za pomocą wbudowanych ścieżek
    krawędziowych i cyklicznych. Obsługa łącza JTAG.[2]

  • Wbudowane systemy mikroprocesorowe w FPGA - system SOCP Builder
    firmy Altera. Przykład projektu układu z wykorzystaniem
    SOCP.[2]

  • Kolokwium.[1]

  • Technologia przygotowania projektu. Systemy wspomagające
    projektowanie urządzeń cyfrowych (rysowanie schematu, projektowanie
    elementów bibliotecznych, symulacja zaprojektowanego układu,
    projektowanie obwodu drukowanego).[2]

  • Narzędzia do modyfikacji projektów w systemach EDA.[2]




Zakres projektu
Celem zajęć projektowych jest zrealizowanie prostego mikrokontrolera
przy wykorzystaniu układu FPGA i wybranych modułów systemu
laboratoryjnego SML3. Projekt będzie realizowany etapowo.


  1. Zaprojektowanie w języku AHDL interfejsów wejściowego i wyjściowe
    umożliwiającego wprowadzenie i wyprowadzenie danych do mikrokontrolera.
    Uruchomienie łączy w systemie SML3.

  2. Zaprojektowanie pozostałych bloków funkcjonalnych mikrokontrolera
    w języku VHDL. Uruchomienie pełnego projektu w systemie SML3.

  3. Projekt schematu i płytki drukowanej dla uruchomionego
    mikrokontrolera.

Literatura:


    1. Jerzy Pasierbiński, Piotr Zbysiński - Układy programowalne w
      praktyce - WKŁ 2001

    2. Mark Zwoliński - Projektowanie układów cyfrowych z wykorzystaniem
      języka VHDL - WKŁ 2002

    3. Tadeusz Łuba - Programowalne układy przetwarzania sygnałów
      i informacji - WKŁ 2008.

    4. Kevin Skahill - Język VHDL, Projektowanie programowalnych układów
      logicznych - WNT 2001

Zajęcia w cyklu "rok akademicki 2018/2019 - sem. zimowy" (zakończony)

Okres: 2018-10-01 - 2019-02-17
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Projekt, 15 godzin, 24 miejsc więcej informacji
Wykład, 30 godzin, 24 miejsc więcej informacji
Koordynatorzy: Marek Pawłowski
Prowadzący grup: Marek Pawłowski
Lista studentów: (nie masz dostępu)
Zaliczenie: Ocena łączna
Jednostka realizująca:

103200 - Instytut Informatyki

Opisy przedmiotów w USOS i USOSweb są chronione prawem autorskim.
Właścicielem praw autorskich jest Politechnika Warszawska.
pl. Politechniki 1, 00-661 Warszawa tel: (22) 234 7211 https://pw.edu.pl kontakt deklaracja dostępności USOSweb 7.0.0.0-7 (2024-03-18)