Projektowanie programowalnych układów scalonych
Informacje ogólne
Kod przedmiotu: | 103A-TLSST-ISP-PRUS | ||||||||||||
Kod Erasmus / ISCED: | (brak danych) / (brak danych) | ||||||||||||
Nazwa przedmiotu: | Projektowanie programowalnych układów scalonych | ||||||||||||
Jednostka: | Wydział Elektroniki i Technik Informacyjnych | ||||||||||||
Grupy: |
( Przedmioty obieralne )-Systemy i sieci telekomunikacyjne-inż.-EITI ( Przedmioty techniczne )---EITI |
||||||||||||
Punkty ECTS i inne: |
4.00
|
||||||||||||
Język prowadzenia: | polski | ||||||||||||
Jednostka decyzyjna: | 103000 - Wydział Elektroniki i Technik Informacyjnych |
||||||||||||
Kod wydziałowy: | PRUS |
||||||||||||
Numer wersji: | 1 |
||||||||||||
Skrócony opis: |
Celem wykładu jest przedstawienie metod projektowania podstawowych układów cyfrowego przetwarzania sygnałów i informacji z uwzględnieniem ich realizacji w architekturze układów reprogramowalnych CPLD/FPGA. W szczególności omówione będą struktury sumatorów, układów mnożących, filtrów cyfrowych i bloków szyfrujących. Językiem opisu sprzętu będzie VHDL. Specyfikacje projektów w języku VHDL będą uwzględniały możliwości realizacyjne w układach reprogramowalnych. Środowisko projektowania i weryfikacji układów FPGA omówione będzie na przykładzie systemów firmy ALTERA. |
||||||||||||
Pełny opis: |
Celem wykładu jest przedstawienie metod projektowania podstawowych układów cyfrowego przetwarzania sygnałów i informacji z uwzględnieniem ich realizacji w architekturze układów reprogramowalnych CPLD/FPGA. W szczególności omówione będą struktury sumatorów, układów mnożących, filtrów cyfrowych i bloków szyfrujących. Językiem opisu sprzętu będzie VHDL. Specyfikacje projektów w języku VHDL będą uwzględniały możliwości realizacyjne w układach reprogramowalnych. Środowisko projektowania i weryfikacji układów FPGA omówione będzie na przykładzie systemów firmy ALTERA.
Zakres projektu Projekt będzie uwzględniał implementacje algorytmów i układów przetwarzania sygnałów i informacji dla potrzeb szerokopasmowych systemów multimedialnych, np. projekt cyfrowego tłumika echa, projekt filtru adaptacyjnego, układu przeplotu i rozplotu, skramblera i deskramblera, koderów i dekoderów, układów kompresji i dekompresji sygnałów mowy i wizji. Poprzedniki
|
||||||||||||
Literatura: |
|
Zajęcia w cyklu "rok akademicki 2019/2020 - sem. zimowy" (zakończony)
Okres: | 2019-10-01 - 2020-02-21 |
Przejdź do planu
PN WT ŚR CZ PT |
Typ zajęć: |
Projekt, 15 godzin, 60 miejsc
Wykład, 30 godzin, 60 miejsc
|
|
Koordynatorzy: | Paweł Tomaszewicz | |
Prowadzący grup: | Paweł Tomaszewicz | |
Lista studentów: | (nie masz dostępu) | |
Zaliczenie: | Egzamin | |
Jednostka realizująca: | 103500 - Instytut Mikroelektroniki i Optoelektroniki |
Zajęcia w cyklu "rok akademicki 2018/2019 - sem. zimowy" (zakończony)
Okres: | 2018-10-01 - 2019-02-17 |
Przejdź do planu
PN WT ŚR WYK
CZ PT |
Typ zajęć: |
Projekt, 15 godzin, 60 miejsc
Wykład, 30 godzin, 60 miejsc
|
|
Koordynatorzy: | Paweł Tomaszewicz | |
Prowadzący grup: | Paweł Tomaszewicz | |
Lista studentów: | (nie masz dostępu) | |
Zaliczenie: | Egzamin | |
Jednostka realizująca: | 103500 - Instytut Mikroelektroniki i Optoelektroniki |
Właścicielem praw autorskich jest Politechnika Warszawska.