Politechnika Warszawska - Centralny System Uwierzytelniania
Strona główna

Technika cyfrowa

Informacje ogólne

Kod przedmiotu: 103A-TLxxx-ISP-TECY
Kod Erasmus / ISCED: (brak danych) / (brak danych)
Nazwa przedmiotu: Technika cyfrowa
Jednostka: Wydział Elektroniki i Technik Informacyjnych
Grupy: ( Przedmioty techniczne )---EITI
( Technika cyfrowa )-Telekomunikacja-inż.-EITI
Punkty ECTS i inne: 4.00 Podstawowe informacje o zasadach przyporządkowania punktów ECTS:
  • roczny wymiar godzinowy nakładu pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się dla danego etapu studiów wynosi 1500-1800 h, co odpowiada 60 ECTS;
  • tygodniowy wymiar godzinowy nakładu pracy studenta wynosi 45 h;
  • 1 punkt ECTS odpowiada 25-30 godzinom pracy studenta potrzebnej do osiągnięcia zakładanych efektów uczenia się;
  • tygodniowy nakład pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się pozwala uzyskać 1,5 ECTS;
  • nakład pracy potrzebny do zaliczenia przedmiotu, któremu przypisano 3 ECTS, stanowi 10% semestralnego obciążenia studenta.
Język prowadzenia: polski
Jednostka decyzyjna:

103000 - Wydział Elektroniki i Technik Informacyjnych

Kod wydziałowy:

TECY

Numer wersji:

1

Skrócony opis:

Celem przedmiotu jest zdobycie umiejętności analizy i syntezy układów logicznych, specyfikacji układów na poziomie funkcjonalnym i binarnym, specyfikacji układów cyfrowych w języku HDL.


W czasie wykładu omawiane są przykłady, które są realizowane w rzeczywistych układach. Na ćwiczeniach laboratoryjnych omawiane są przykłady zadań, pokazane kolejne etapy obliczeń i analiza wyników. Używając symulatorów i kompilatorów realizowane są układy kombinacyjne i sekwencyjne, kurs kończy się na zaprogramowaniu rzeczywistych układów cyfrowych. Praca obejmuje także analizę otrzymanych realizacji: podawanie przygotowanych testów i obserwacja odpowiedzi.

Pełny opis:

Celem przedmiotu jest zdobycie umiejętności analizy i syntezy układów logicznych, specyfikacji układów na poziomie funkcjonalnym i binarnym, specyfikacji układów cyfrowych w języku HDL.


W czasie wykładu omawiane są przykłady, które są realizowane w rzeczywistych układach. Na ćwiczeniach laboratoryjnych omawiane są przykłady zadań, pokazane kolejne etapy obliczeń i analiza wyników. Używając symulatorów i kompilatorów realizowane są układy kombinacyjne i sekwencyjne, kurs kończy się na zaprogramowaniu rzeczywistych układów cyfrowych. Praca obejmuje także analizę otrzymanych realizacji: podawanie przygotowanych testów i obserwacja odpowiedzi.



Treść wykładu

  1. Podstawy sygnałów cyfrowych – kwantyzacja, kodowanie, szum. Transmisja szeregowa a równoległa. Algebra Boole’a i funkcje boolowskie. Układy kombinacyjne i sekwencyjne – definicje. Specyfikacja i implementacja systemu cyfrowego. Kody liczbowe: postawa 2,10,16; ze znakiem (ZM, U1, U2) i bez znaku (NKB, Graya); ułamki fixed point; dodawanie liczb, zmiana podstawy. (2 godz.)
  2. Reprezentacja danych. Kodowanie. Reprezentacja wektora. Definicja funkcji. Układ kombinacyjny – definicje, czarna skrzynka. Algebra Boole’a – właściwości. Reprezentacja funkcji – równanie, tablica prawdy, sieć bramkowa, sieć bloków, zbiór mintermów i makstermów. (2 godz.)
  3. Minimalizacja cele i metody. Rozwinięcie Shannona. Minimalizacja dwupoziomowa. Metoda dekompozycji. Koszt realizacji POS i SOP. (2 godz.)
  4. Reprezentacja funkcji dla przetwarzania komputerowego. Macierz kostek. Macierz blokująca. Pokrycie kolumnowe. (2 godz.)
  5. Dekompozycja funkcjonalna. Algorytm MKZ. Realizacja funkcji w układach programowalnych. Algorytmy kolorowania grafów. (2 godz.)
  6. Rozmiar sieci. Redukcja rozmiaru sieci. Koszt realizacji. Optymalizacja na przykładzie funkcji komparacji, funkcja XOR. Ścieżka krytyczna. Prosty układ kryptograficzny. (2 godz.)
  7. Układ sekwencyjny. Automat Moore’a i Mealy’ego. Opis automatu za pomocą grafu, tablicy przejść-wyjść, sekwencji zdarzeń w czasie. Automat ze skończoną pamięcią – detektor. Automaty równoważne. Kodowanie stanów. Specyfikacja układu sekwencyjnego. Automat LFSR – generator pseudolosowy. (3 godz.)
  8. Forma kanoniczna. Sygnał zegarowy. Parametry czasowe – maksymalna częstotliwość pracy. Przerzutniki. Implementacja automatu. (2 godz.)
  9. Standardowe bloki kombinacyjne. Dekoder. Koder – binarny, priorytetowy. Multiplekser i demultiplekser. Sumator binarny. Blok przesuwający – shifter. Sieci bloków. (2 godz.)
  10. Sumator kaskadowy. Prosty moduł ALU. Sieć modułów ALU. Mnożenie kombinacyjne macierzowe. Opóźnienia sieci. Przykład prostego systemu cyfrowego. (2 godz.)
  11. Standardowe bloki sekwencyjne. Rejestry – szeregowy, równoległy. Rejestr przesuwający. Sieć rejestrów. Użycie rejestrów – sumator, detektor, licznik. (2 godz.)
  12. Projekt prostego CPU: ścieżka sterująca, ścieżka danych, pamięć, operacje procesora. (4 godz.)
  13. Program dla CPU: mikrokod przykładowego algorytmu GCD, testy funkcjonalne. (2 godz.)
  14. Nowe technologie układów programowalnych, zastosowania. (1 godz.)



Zakres laboratorium

A. Wstęp teoretyczny

  1. Reprezentacja wartości w różnych systemach liczbowych, konwersja pomiędzy systemami. Reprezentacja liczb ze znakiem: Znak-Moduł, U1, U2. Reprezentacja ułamków o ustalonej długości bitowej. Dodawanie liczb binarnych bez i ze znakiem, całkowitych i ułamkowych.
  2. Minimalizacja funkcji z wykorzystaniem własności algebry Boole’a, podziału Shannona. z wykorzystaniem tablic Karnaugha i metody ekspansji. Porównanie kosztów POS i SOP.
  3. Bloki funkcjonalne. Sieć bloków. ALU. Dekoder instrukcji.
  4. Specyfikacja i realizacja automatu synchronicznego.
  5. Specyfikacja układu arytmetycznego na poziomie: funkcjonalnym, strukturalnym, binarnym.


B. Zajęcia praktyczne

  1. Użycie programów komputerowych do realizacji funkcji boolowskich: w postaci sieci bramek i bloków, w postaci równań. Weryfikacja poprawności przekształceń. Użycie programu Logisim.
  2. Realizacja funkcji poddanej podziałowi Shannona, dekompozycji wielopoziomowej. Użycie programu Logisim.
  3. Realizacja zminimalizowanej funkcji dekodera 7segm na płytce laboratoryjnej. Użycie programu Quartus.
  4. Realizacja automatu. Generacja sygnału zegarowego. Weryfikacja poprawności działania. Użycie programu Logisim.
  5. Realizacja automatu na płytce laboratoryjnej. Generacja sygnału zegarowego. Weryfikacja poprawności działania. Użycie programu Quartus i ModelSim – elementy języka HDL.
  6. Realizacja układu arytmetycznego, wizualizacja wyników obliczeń. Weryfikacja poprawności działania. Użycie programu Logisim.
  7. Realizacja układu arytmetycznego na płytce laboratoryjnej, wizualizacja wyników obliczeń. Weryfikacja poprawności działania. Użycie programu Quartus i ModelSim – elementy języka HDL.
Literatura:

  • Introduction to Digital Systems, M.D. Ercegovac, T. Lang, J.H. Moreno, Wiley and Sons, 1998.
  • Digital Design and Computer Architecture, D.Harris, S.Harris, 2012.
  • Materiały do wykładu umieszczone na witrynie przedmiotu.
  • Układy logiczne w zadaniach, T.Łuba, D.Ojrzeńska-Wójter, OWPW, 2011.
  • Oprogramowanie Logisim http://www.cburch.com/logisim/
  • Oprogramowanie Intel Quartus https://www.intel.pl/content/www/pl/pl/software/programmable/quartus-prime/overview.html
Metody i kryteria oceniania:

Sprawdzanie założonych efektów kształcenia realizowane jest przez:

  • ocenę wiedzy i umiejętności związanych z realizacją zadań ćwiczeniowych i laboratoryjnych, dodatkowo przez jedno pisemne kolokwium pod koniec zajęć ćwiczeniowych, zadane prace domowe;
  • ocenę wiedzy i umiejętności wykazanych na egzaminie pisemnym o charakterze problemowym (na egzaminie student może korzystać z tylko własnoręcznie przygotowanych notatek) oraz – w przypadkach szczególnych – na egzaminie ustnym.

Zajęcia w cyklu "rok akademicki 2023/2024 - sem. zimowy" (zakończony)

Okres: 2023-10-01 - 2024-02-18
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 30 godzin, 120 miejsc więcej informacji
Wykład, 30 godzin, 120 miejsc więcej informacji
Koordynatorzy: Paweł Tomaszewicz
Prowadzący grup: Katarzyna Kamińska, Krzysztof Mroczek, Danuta Ojrzeńska-Wójter, Mariusz Sepczuk, Paweł Tomaszewicz
Lista studentów: (nie masz dostępu)
Zaliczenie: Ocena łączna
Jednostka realizująca:

103600 - Instytut Telekomunikacji

Zajęcia w cyklu "rok akademicki 2022/2023 - sem. zimowy" (zakończony)

Okres: 2022-10-01 - 2023-02-19
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 30 godzin, 150 miejsc więcej informacji
Wykład, 30 godzin, 150 miejsc więcej informacji
Koordynatorzy: Paweł Tomaszewicz
Prowadzący grup: Katarzyna Kamińska, Krzysztof Mroczek, Danuta Ojrzeńska-Wójter, Paweł Tomaszewicz
Lista studentów: (nie masz dostępu)
Zaliczenie: Ocena łączna
Jednostka realizująca:

103600 - Instytut Telekomunikacji

Zajęcia w cyklu "rok akademicki 2021/2022 - sem. zimowy" (zakończony)

Okres: 2021-10-01 - 2022-02-22
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 30 godzin, 150 miejsc więcej informacji
Wykład, 30 godzin, 150 miejsc więcej informacji
Koordynatorzy: Paweł Tomaszewicz
Prowadzący grup: Katarzyna Kamińska, Krzysztof Mroczek, Danuta Ojrzeńska-Wójter, Paweł Tomaszewicz
Lista studentów: (nie masz dostępu)
Zaliczenie: Ocena łączna
Jednostka realizująca:

103600 - Instytut Telekomunikacji

Zajęcia w cyklu "rok akademicki 2020/2021 - sem. letni" (zakończony)

Okres: 2021-02-20 - 2021-09-30
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 30 godzin, 60 miejsc więcej informacji
Wykład, 30 godzin, 60 miejsc więcej informacji
Koordynatorzy: Paweł Tomaszewicz
Prowadzący grup: Danuta Ojrzeńska-Wójter, Paweł Tomaszewicz
Lista studentów: (nie masz dostępu)
Zaliczenie: Ocena łączna
Jednostka realizująca:

103600 - Instytut Telekomunikacji

Zajęcia w cyklu "rok akademicki 2020/2021 - sem. zimowy" (zakończony)

Okres: 2020-10-01 - 2021-02-19
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 30 godzin, 150 miejsc więcej informacji
Wykład, 30 godzin, 150 miejsc więcej informacji
Koordynatorzy: Paweł Tomaszewicz
Prowadzący grup: Katarzyna Kamińska, Krzysztof Mroczek, Danuta Ojrzeńska-Wójter, Paweł Tomaszewicz
Lista studentów: (nie masz dostępu)
Zaliczenie: Ocena łączna
Jednostka realizująca:

103600 - Instytut Telekomunikacji

Zajęcia w cyklu "rok akademicki 2019/2020 - sem. letni" (zakończony)

Okres: 2020-02-22 - 2020-09-30
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 30 godzin, 60 miejsc więcej informacji
Wykład, 30 godzin, 60 miejsc więcej informacji
Koordynatorzy: Paweł Tomaszewicz
Prowadzący grup: Katarzyna Kamińska, Danuta Ojrzeńska-Wójter, Paweł Tomaszewicz
Lista studentów: (nie masz dostępu)
Zaliczenie: Ocena łączna
Jednostka realizująca:

103600 - Instytut Telekomunikacji

Zajęcia w cyklu "rok akademicki 2019/2020 - sem. zimowy" (zakończony)

Okres: 2019-10-01 - 2020-02-21
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 30 godzin, 150 miejsc więcej informacji
Wykład, 30 godzin, 150 miejsc więcej informacji
Koordynatorzy: Paweł Tomaszewicz
Prowadzący grup: Katarzyna Kamińska, Sławomir Kukliński, Danuta Ojrzeńska-Wójter, Paweł Tomaszewicz
Lista studentów: (nie masz dostępu)
Zaliczenie: Ocena łączna
Jednostka realizująca:

103600 - Instytut Telekomunikacji

Opisy przedmiotów w USOS i USOSweb są chronione prawem autorskim.
Właścicielem praw autorskich jest Politechnika Warszawska.
pl. Politechniki 1, 00-661 Warszawa tel: (22) 234 7211 https://pw.edu.pl kontakt deklaracja dostępności USOSweb 7.0.0.0-7 (2024-03-18)