Politechnika Warszawska - Centralny System Uwierzytelniania
Strona główna

Programowalne układy cyfrowe

Informacje ogólne

Kod przedmiotu: 103B-ETRTM-IWP-PUCM
Kod Erasmus / ISCED: (brak danych) / (brak danych)
Nazwa przedmiotu: Programowalne układy cyfrowe
Jednostka: Wydział Elektroniki i Technik Informacyjnych
Grupy: ( Technika cyfrowa )-Radiokomunikacja i techniki multimedialne-inż. wi.-EITI
Punkty ECTS i inne: (brak) Podstawowe informacje o zasadach przyporządkowania punktów ECTS:
  • roczny wymiar godzinowy nakładu pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się dla danego etapu studiów wynosi 1500-1800 h, co odpowiada 60 ECTS;
  • tygodniowy wymiar godzinowy nakładu pracy studenta wynosi 45 h;
  • 1 punkt ECTS odpowiada 25-30 godzinom pracy studenta potrzebnej do osiągnięcia zakładanych efektów uczenia się;
  • tygodniowy nakład pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się pozwala uzyskać 1,5 ECTS;
  • nakład pracy potrzebny do zaliczenia przedmiotu, któremu przypisano 3 ECTS, stanowi 10% semestralnego obciążenia studenta.

zobacz reguły punktacji
Język prowadzenia: polski
Jednostka decyzyjna:

103000 - Wydział Elektroniki i Technik Informacyjnych

Kod wydziałowy:

PUCM

Numer wersji:

2

Skrócony opis:

Wykład obejmuje technologię i zastosowania układów PLD, CPLD i FPGA, zwłaszcza w dziedzinach transmisji danych i cyfrowego przetwarzania sygnałów. Omawiane są metody komputerowego projektowania programowalnych przez użytkownika układów cyfrowych z uwzględnieniem opisu projektu w postaci graficznej, tekstowej i przebiegów czasowych, kompilacji, symulacji, dopasowania, topologii, programowania i testowania. Przedstawiony jest przegląd popularnych uniwersalnych i firmowych pakietów oprogramowania do projektowania układów PLD/FPGA. Szczegółowo omówione jest wybrane oprogramowanie (aktualnie MAX+plus II f-my Altera). Indywidualne projekty realizowane w domu i w ramach ćwiczeń laboratoryjnych przygotowują studentów do stosowania programowalnych układów cyfrowych oraz sprawdzają przyswojenie materiału wykładowego.

Pełny opis:

Wykład obejmuje technologię i zastosowania układów PLD, CPLD i FPGA, zwłaszcza w dziedzinach transmisji danych i cyfrowego przetwarzania sygnałów. Omawiane są metody komputerowego projektowania programowalnych przez użytkownika układów cyfrowych z uwzględnieniem opisu projektu w postaci graficznej, tekstowej i przebiegów czasowych, kompilacji, symulacji, dopasowania, topologii, programowania i testowania. Przedstawiony jest przegląd popularnych uniwersalnych i firmowych pakietów oprogramowania do projektowania układów PLD/FPGA. Szczegółowo omówione jest wybrane oprogramowanie (aktualnie MAX+plus II f-my Altera). Indywidualne projekty realizowane w domu i w ramach ćwiczeń laboratoryjnych przygotowują studentów do stosowania programowalnych układów cyfrowych oraz sprawdzają przyswojenie materiału wykładowego.


Treść wykładu

  1. Wstęp - (1h).

    • Problemy konstrukcji układów cyfrowych przy użyciu klasycznych układów logicznych.
    • Systemy funkcjonalnie pełne.
    • Cyfrowe struktury uniwersalne.

  2. Przegląd programowalnych układów cyfrowych - (2h).

    • Klasyfikacja układów specjalizowanych (ASIC) i programowalnych przez użytkownika (PLD, FPGA).
    • Podstawowe struktury, ich cechy i parametry.


  3. Technologie programowania układów PLD i FPGA - (1h).

    • Podstawowe technologie programowania jednorazowego i wielokrotnego.
    • Programowanie w systemie (ISP).

  4. Podstawy projektowania układów cyfrowych w strukturach PLD i FPGA - (2h).

    • Etapy procesu projektowania. Struktura typowych pakietów oprogramowania uniwersalnego (ABEL, PALASM, LOG/iC) i firmowego (MAX+PLUS, XPLA Designer).
    • Sposoby opisu projektu.


  5. Projektowanie układów w strukturach PAL - (1h).

    • Specyficzne zagadnienia związane z projektowaniem układów logicznych w strukturach PAL.
    • Przykłady.

  6. Projektowanie układów w strukturach PLA i PROM - (1h).

    • Specyficzne zagadnienia związane z projektowaniem układów logicznych w strukturach PLA i z wykorzystaniem struktur PROM.
    • Przykłady.


  7. Projektowanie układów w strukturach FPGA - (1h)

    • Specyficzne zagadnienia związane z projektowaniem układów logicznych w strukturach FPGA.
    • Topologia, trasowanie.
    • Przykłady.

  8. Symulacja - (2h).

    • Analiza funkcjonalna, analiza czasowa, modelowanie poboru energii.


  9. Testowanie układów cyfrowych - (2h).

    • Zasady testowania układów cyfrowych.
    • Modele błędów.
    • Podstawowe metody.

  10. Testowanie i programowanie układów cyfrowych w zmontowanym urządzeniu (JTAG i ISP) - (2h).

    • Koncepcja brzegowej ścieżki sterująco-obserwacyjnej; standard IEEE1149.1.
    • Koncepcja programowania struktur w zmontowanym układzie. Przykłady.


  11. Testowanie układów cyfrowych CMOS metodą IddQ - (1h).

    • Koncepcja testowania przez pomiar prądu spoczynkowego. Przykład realizacji testera.



    Zakres laboratorium
    1. Projektowanie układów kombinacyjnych w strukturach PLD

    2. Projektowanie układów sekwencyjnych w strukturach PLD

    3. Testowanie układów cyfrowych

Literatura:

    Literatura podstawowa:


    1. T. Łuba, K. Jasiński, B. Zbierzchowski, Specjalizowane układy cyfrowe w strukturach PLD i FPGA, WKiŁ, Warszawa, 1997

    2. T. Łuba, B. Zbierzchowski, Komputerowe projektowanie układów cyfrowych, WKiŁ, Warszawa, 2000

    3. A. Hławiczka (red.), Łatwo testowalne układy i pakiety cyfrowe. Projektowanie i testowanie. WNT, Warszawa, 1993


    Literatura uzupełniająca:


    1. T. Buczkowski, Programowalne układy cyfrowe, Materiały pomocnicze dla WSZ, Instytut Radioelektroniki PW, 2001

    2. T. Olszewski, Wprowadzenie do systemu projektowania cyfrowych układów programowalnych MAX+plus II, Materiały pomocnicze do Laboratorium PUC, Instytut Radioelektroniki PW, 2000

    3. W. Wrona, VHDL język opisu i programowania układów cyfrowych, Wyd. Prac. Komp. J. Skalmierskiego, Gliwice, 2000

    4. K. Sapiecha, Testowanie i diagnostyka systemów cyfrowych, PWN, Warszawa, 1987

Przedmiot nie jest oferowany w żadnym z aktualnych cykli dydaktycznych.
Opisy przedmiotów w USOS i USOSweb są chronione prawem autorskim.
Właścicielem praw autorskich jest Politechnika Warszawska.
pl. Politechniki 1, 00-661 Warszawa tel: (22) 234 7211 https://pw.edu.pl kontakt deklaracja dostępności USOSweb 7.0.0.0-7 (2024-03-18)