Politechnika Warszawska - Centralny System Uwierzytelniania
Strona główna

Procesory sygnałowe

Informacje ogólne

Kod przedmiotu: 103B-INIIT-ISP-PS
Kod Erasmus / ISCED: (brak danych) / (brak danych)
Nazwa przedmiotu: Procesory sygnałowe
Jednostka: Wydział Elektroniki i Technik Informacyjnych
Grupy: ( Przedmioty obieralne )-Inżynieria systemów informatycznych-inż.-EITI
( Przedmioty techniczne )---EITI
( Przedmioty wariantowe )-Informatyka-inż.-EITI
( Systemy komputerowe )-Inżynieria systemów informatycznych-inż.-EITI
Punkty ECTS i inne: 5.00 Podstawowe informacje o zasadach przyporządkowania punktów ECTS:
  • roczny wymiar godzinowy nakładu pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się dla danego etapu studiów wynosi 1500-1800 h, co odpowiada 60 ECTS;
  • tygodniowy wymiar godzinowy nakładu pracy studenta wynosi 45 h;
  • 1 punkt ECTS odpowiada 25-30 godzinom pracy studenta potrzebnej do osiągnięcia zakładanych efektów uczenia się;
  • tygodniowy nakład pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się pozwala uzyskać 1,5 ECTS;
  • nakład pracy potrzebny do zaliczenia przedmiotu, któremu przypisano 3 ECTS, stanowi 10% semestralnego obciążenia studenta.
Język prowadzenia: polski
Jednostka decyzyjna:

103000 - Wydział Elektroniki i Technik Informacyjnych

Kod wydziałowy:

PS

Numer wersji:

2

Skrócony opis:

Prezentacja budowy i zastosowania nowoczesnych procesorów sygnałowych. Przegląd najważniejszych architektur procesorów sygnałowych oraz sposobów ich programowania. Pozwala na zaznajomienie się z przeznaczonym dla tych procesorów narzędziami programowymi, językami asemblerowymi i wysokiego poziomu oraz systemami operacyjnymi czasu rzeczywistego. Umożliwia praktyczne zweryfikowanie nabytej wiedzy podczas pracy w środowisku sprzętowo-programowym wiodących producentów.

Pełny opis:

Prezentacja budowy i zastosowania nowoczesnych procesorów sygnałowych. Przegląd najważniejszych architektur procesorów sygnałowych oraz sposobów ich programowania. Pozwala na zaznajomienie się z przeznaczonym dla tych procesorów narzędziami programowymi, językami asemblerowymi i wysokiego poziomu oraz systemami operacyjnymi czasu rzeczywistego. Umożliwia praktyczne zweryfikowanie nabytej wiedzy podczas pracy w środowisku sprzętowo-programowym wiodących producentów.


Treść wykładu
Wprowadzenie: pojęcia podstawowe, modyfikowane architektury typu Harvard, różnice w stosunku do procesorów ogólnego przeznaczenia, typowe obszary zastosowań. Przegląd procesorów sygnałowych - procesory stałoprzecinkowe, zmiennoprzecinkowe, ewolucja procesorów sygnałowych.
Organizacja procesorów sygnałowych: reprezentacja danych arytmetycznych, organizacja szyn, organizacja pamięci, podstawowe bloki funkcjonalne, układy peryferyjne, jednostka wspomagająca uruchamianie.
Organizacja rdzenia procesora: - jednostka arytmetyczna, jednostka wyliczania adresów danych, jednostka sterująca, stos, potokowanie, architektura z podwójnym układem MAC, architektura superskalarna, techniki SIMD, architektura z bardzo długim słowem instrukcyjnym (VLIW).
Języki asemblerowe: specjalizowane tryby adresowania, ortogonalność, specjalizowane instrukcje, mnożenie, przesłania równoległe, pętle sprzętowe, formaty instrukcji.
Języki wysokiego poziomu: specjalizowane struktury językowe, reprezentacja danych arytmetycznych, powiązania pomiędzy językiem C i asemblerem, rozkazy, procedury, skoki, przerwania.
Narzędzia programowe: translator, konsolidator, program ładujący, symulator, program uruchomieniowy, zintegrowane środowiska uruchomieniowe.
Narzędzia programowe: układy uruchomieniowe, emulatory, układy debagowania.
Systemy operacyjne czasu rzeczywistego: pojęcia podstawowe, monitory, strumienie, wektory, tablice, wyjątki, zarządzanie pamięcią, biblioteki.

Podstawowe zagadnienia omawiane są na przykładzie procesorów rodziny DSP56xxx (Motorola), TMS320C2xxx, TMS320C5xxx, TMS320C6xxx (Texas Instruments) oraz systemu operacyjnego czasu rzeczywistego DSP/BIOS (Texas Instruments). Prezentowane są również wybrane zagadnienia budowy procesorów sygnałowych innych rodzin oraz firm.



Zakres laboratorium
Ćwiczenia 2-4 obejmują cały materiał "The TMS320C6000 Hands-On Workshop" zgodnie z zezwoleniem firmy Texas Instruments udzielonym dla przedmiotu Digital Signal Processors Architecture (PS).

Ćwiczenie 1: Opracowanie programu asemblerowego dla procesora DSP56300. Uruchomienie i debagowanie programu z zastosowaniem środowiska DSP Suite56.

Ćwiczenie 2: Wykonanie testów systemu TMS320C6711 DSK, konfigurowanie środowiska Code Composer Studio, utworzenie projektu i pliku CDB, uruchomienie i debagowanie programu, optymalizacja kodu.
Ćwiczenie 3: Konfigurowanie, inicjalizacja i obsługa przerwań, zastosowanie portu szeregowego, inicjalizacja przetwornika A/C i C/A, generacja cyfrowego sygnału sinusoidalnego i wyprowadzenie go w postaci sygnału analogowego.

Ćwiczenie 4: Konfiguracja buforów i pamięci typu cache, konfigurowanie i inicjalizacja układu DMA. Wprowadzenie do systemu operacyjnego czasu rzeczywistego DSP/BIOS, tworzenie i modyfikacja elementów typu SWI, zastosowanie LOG_printf, dodawanie wątków, wizualizacja pracy programu, instalacja wtyczki DTMF, inicjalizacja i konfigurowanie RTDX oraz RTA.

Ćwiczenie 5: Opracowanie programu z zastosowaniem asemblera procesora TMS320C5416 oraz środowiska Code Composer Studio dla systemu TMS320C5416 DSK.


Zakres projektu
Projekt obejmuje napisanie i uruchomienie programu w wybranym języku wg. założeń podanych przez prowadzącego. Umożliwia utrwalenie wiedzy nabytej podczas wykładu i zajęć laboratoryjnych. Projekt jest uruchamiany w dwu etapach: najpierw w środowisku symulacyjnym a następnie z wykorzystaniem systemu czasu rzeczywistego. Czas przeznaczony na uruchamianie pierwszego etapu nie jest ograniczany.


Przedmioty podobne

Kod przedmiotuNazwa przedmiotuDyskonto ECTS
103A-CSCSN-MSA-EDSPADigital Signal Processor Architecture and Programming5
103C-ELEIK-ISP-PSAPProcesory sygnałowe - architektura i programowanie5

Literatura:

    1. Lapsley P, Bier J, Shoham A, Lee EA, "DSP processors fundamentals, Architectures and features", Berkeley Design Technology, Inc, 1996. (John Wiley & Sons, 1997)

    2. Marven C, Ewers G, "A simple approach to digital signal processing", Texas Instruments, 1993. (John Wiley & Sons, 1996)

    3. Marven C, Ewers G, "Zarys cyfrowego przetwarzania sygnałów" WKŁ, 1999.)

    4. Dahnoun N, "Digital signal processing implementation using the TMS320C6000 DSP platform", Prentice Hall, 2000

    5. Bateman A, Paterson-Stephens I, "The DSP Handbook, Algorithms, Applications and Design Techniques", Prentice-Hall, 2002,

    6. Chassaing R, "DSP Applications Using C and the TMS320C6x DSK", John Wiley & Sons; 2002.

    7. "2004 DSP directory", EDN, 29.04.2004. (www.ednmag.com)

    8. "TMS320C6000 CPU and Instruction Set Reference Guide", Texas Instruments, SPRU189.

    9. "TMS320C6000 Peripherals Reference Guide" , Texas Instruments, SPRU190.

    10. "TMS320C6000 DSP/BIOS User`s Guide", Texas Instruments, SPRU303.

    11. "TMS320C54x User`s Guide", Texas Instruments, 1993.

    12. Steven W. Smith, "The Scientist and Engineer`s Guide to Digital Signal Processing", Analog Devices, 1999.
    13. (www.analog.com)

Zajęcia w cyklu "rok akademicki 2023/2024 - sem. letni" (w trakcie)

Okres: 2024-02-19 - 2024-09-30
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 15 godzin, 36 miejsc więcej informacji
Projekt, 15 godzin, 36 miejsc więcej informacji
Wykład, 30 godzin, 36 miejsc więcej informacji
Koordynatorzy: Henryk Kowalski
Prowadzący grup: Henryk Kowalski, Paweł Radziszewski, Zbigniew Szymański
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin
Jednostka realizująca:

103200 - Instytut Informatyki

Zajęcia w cyklu "rok akademicki 2022/2023 - sem. letni" (zakończony)

Okres: 2023-02-20 - 2023-09-30
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 15 godzin, 36 miejsc więcej informacji
Projekt, 15 godzin, 36 miejsc więcej informacji
Wykład, 30 godzin, 36 miejsc więcej informacji
Koordynatorzy: Henryk Kowalski
Prowadzący grup: Henryk Kowalski, Paweł Radziszewski, Zbigniew Szymański
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin
Jednostka realizująca:

103200 - Instytut Informatyki

Zajęcia w cyklu "rok akademicki 2021/2022 - sem. letni" (zakończony)

Okres: 2022-02-23 - 2022-09-30
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 15 godzin, 20 miejsc więcej informacji
Projekt, 15 godzin, 20 miejsc więcej informacji
Wykład, 30 godzin, 20 miejsc więcej informacji
Koordynatorzy: Henryk Kowalski
Prowadzący grup: Henryk Kowalski, Paweł Radziszewski, Zbigniew Szymański
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin
Jednostka realizująca:

103200 - Instytut Informatyki

Zajęcia w cyklu "rok akademicki 2020/2021 - sem. letni" (zakończony)

Okres: 2021-02-20 - 2021-09-30
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 15 godzin, 42 miejsc więcej informacji
Projekt, 15 godzin, 42 miejsc więcej informacji
Wykład, 30 godzin, 42 miejsc więcej informacji
Koordynatorzy: Henryk Kowalski
Prowadzący grup: Henryk Kowalski, Paweł Radziszewski, Zbigniew Szymański
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin
Jednostka realizująca:

103200 - Instytut Informatyki

Zajęcia w cyklu "rok akademicki 2019/2020 - sem. letni" (zakończony)

Okres: 2020-02-22 - 2020-09-30
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 15 godzin, 42 miejsc więcej informacji
Projekt, 15 godzin, 42 miejsc więcej informacji
Wykład, 30 godzin, 42 miejsc więcej informacji
Koordynatorzy: Henryk Kowalski
Prowadzący grup: Henryk Kowalski, Paweł Radziszewski, Zbigniew Szymański
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin
Jednostka realizująca:

103200 - Instytut Informatyki

Zajęcia w cyklu "rok akademicki 2018/2019 - sem. letni" (zakończony)

Okres: 2019-02-18 - 2019-09-30
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 15 godzin, 42 miejsc więcej informacji
Projekt, 15 godzin, 42 miejsc więcej informacji
Wykład, 30 godzin, 42 miejsc więcej informacji
Koordynatorzy: Henryk Kowalski
Prowadzący grup: Henryk Kowalski, Paweł Radziszewski, Zbigniew Szymański
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin
Jednostka realizująca:

103200 - Instytut Informatyki

Opisy przedmiotów w USOS i USOSweb są chronione prawem autorskim.
Właścicielem praw autorskich jest Politechnika Warszawska.
pl. Politechniki 1, 00-661 Warszawa tel: (22) 234 7211 https://pw.edu.pl kontakt deklaracja dostępności USOSweb 7.0.0.0-7 (2024-03-18)