Politechnika Warszawska - Centralny System Uwierzytelniania
Strona główna

Zaawansowane architektury procesorów

Informacje ogólne

Kod przedmiotu: 103B-INIIT-ISP-ZAP
Kod Erasmus / ISCED: (brak danych) / (brak danych)
Nazwa przedmiotu: Zaawansowane architektury procesorów
Jednostka: Wydział Elektroniki i Technik Informacyjnych
Grupy: ( Przedmioty obieralne - Informatyka techniczna )-Cyberbezpieczeństwo-inż.-EITI
( Przedmioty obieralne )-Cyberbezpieczeństwo-inż.-EITI
( Przedmioty obieralne )-Inżynieria systemów informatycznych-inż.-EITI
( Przedmioty techniczne )---EITI
( Systemy komputerowe )-Inżynieria systemów informatycznych-inż.-EITI
Punkty ECTS i inne: 4.00 Podstawowe informacje o zasadach przyporządkowania punktów ECTS:
  • roczny wymiar godzinowy nakładu pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się dla danego etapu studiów wynosi 1500-1800 h, co odpowiada 60 ECTS;
  • tygodniowy wymiar godzinowy nakładu pracy studenta wynosi 45 h;
  • 1 punkt ECTS odpowiada 25-30 godzinom pracy studenta potrzebnej do osiągnięcia zakładanych efektów uczenia się;
  • tygodniowy nakład pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się pozwala uzyskać 1,5 ECTS;
  • nakład pracy potrzebny do zaliczenia przedmiotu, któremu przypisano 3 ECTS, stanowi 10% semestralnego obciążenia studenta.
Język prowadzenia: polski
Jednostka decyzyjna:

103000 - Wydział Elektroniki i Technik Informacyjnych

Kod wydziałowy:

ZAP

Numer wersji:

2

Skrócony opis:

Przedmiot zapoznaje studentów ze współczesnymi rozwiązaniami w zakresie architektury procesorów uniwersalnych, w tym szczegółów systemowego modelu programowego procesorów x86 i wersji 64-bitowej - x86-64, maszyn wirtualnych i mechanizmów podnoszenia wydajności procesora i komputera.

Pełny opis:

Przedmiot zapoznaje studentów ze współczesnymi rozwiązaniami w zakresie architektury procesorów uniwersalnych, w tym szczegółów systemowego modelu programowego procesorów x86 i wersji 64-bitowej - x86-64, maszyn wirtualnych i mechanizmów podnoszenia wydajności procesora i komputera.


Treść wykładu

  • Rozszerzenia aplikacyjnego modelu programowego x86

  • Instrukcje przesłań ze sterowaniem hierarchią pamięci. Instrukcje
    operacji bitowych BMI i TBM. Jednostki wektorowe - rejestry, formaty
    danych i instrukcje MMX, 3DNow!, SSE, AVX.

  • Architektura systemowa procesorów rodziny x86

  • Ewolucja architektury systemowej 286-386-486-Pentium-P6.
    Systemowy model programowy procesorów x86. Rola jednostki segmentacji -
    segmenty systemowe GDT, LDT, IDT, TSS. Tablice IOPM, IRM. Praca
    jednostki segmentacji w trybie rzeczywistym, chronionym i V86. Tryb
    FRM. Struktura systemu operacyjnego udostępniającego tryb V86.
    Jednostka stronicowania. Tryb V86 - metody obsługi sytuacji
    wyjątkowych. Rozszerzenia trybu V86. Tryb SMM. Rozszerzenia modelu
    programowego użytkownika i ich odbicie w modelu systemowym.

  • Architektura x86-64

  • Zestaw rejestrów i tryby adresowania. Zmiany w liście instrukcji
    w porównaniu z x86. Systemowy model programowy w trybie 64-bitowym -
    praca jednostki segmentacji, TSS, IDT. Stronicowanie w trybie
    64-bitowym.

  • Maszyny wirtualne

  • Metody realizacji maszyny wirtualnej. Interakcja pomiędzy maszyną
    wirtualną i hypervisorem. Zarządzanie zasobami maszyny wirtualnej.
    Sprzętowa obsługa wirtualizacji. Start maszyny wirtualnej, przełączanie
    "światów", przechwycenia. Zarządzanie pamięcią w systemie z
    wirtualizacją. Dwupoziomowa translacja adresów. Migracja żywej maszyny
    wirtualnej - problemy, implementacja.

  • Architektura ARMv7 i ARMv8

  • Zestaw rejestrów, lista instrukcji. Dostosowania do programowania
    w językach wysokiego poziomu. Model systemowy. System przerwań.

  • Wybrane aspekty implementacji procesorów

  • Współczesne metody przewidywania skoków. Predyktory
    wielopoziomowe. Predyktory pętli. Przewidywanie pobierania danych.
    Instrukcje pobierania danych.

  • Architektura IBM POWER

  • Model programowy aplikacyjny i systemowy. Stronicowanie z
    odwrotną tablicą stron. Implementacja POWER6 i POWER7.


Zakres projektu
Realizacja modułu oprogramowania o charakterze systemowym (sytuacje wyjątkowe, zarządzanie pamięcią, wirtualizacja) lub eksperymentalnym (optymalizacja kodu, testowanie działania i wydajności procesora, symulacja działania wybranych struktur) na komputerze klasy PC.


Poprzedniki
Typ poprzednikaNr poprzednikaKod poprzednikaNazwa poprzednika
Zalecany1103C-TExxx-ISP-SYKOSystemy komputerowe
Zalecany1103B-INxxx-ISP-ARKOArchitektura komputerów

Literatura:


    1. Intel 64 and IA-32 Architectures Software Developer`s Manual,
      Intel Corp.

    2. AMD64 Architecture Programmer`s Manual, AMD Inc.

Zajęcia w cyklu "rok akademicki 2023/2024 - sem. letni" (w trakcie)

Okres: 2024-02-19 - 2024-09-30
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Projekt, 15 godzin, 30 miejsc więcej informacji
Wykład, 30 godzin, 30 miejsc więcej informacji
Koordynatorzy: Grzegorz Mazur
Prowadzący grup: Grzegorz Mazur
Lista studentów: (nie masz dostępu)
Zaliczenie: Ocena łączna
Jednostka realizująca:

103200 - Instytut Informatyki

Zajęcia w cyklu "rok akademicki 2021/2022 - sem. zimowy" (zakończony)

Okres: 2021-10-01 - 2022-02-22
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Projekt, 15 godzin, 30 miejsc więcej informacji
Wykład, 30 godzin, 30 miejsc więcej informacji
Koordynatorzy: Grzegorz Mazur
Prowadzący grup: Grzegorz Mazur
Lista studentów: (nie masz dostępu)
Zaliczenie: Ocena łączna
Jednostka realizująca:

103200 - Instytut Informatyki

Zajęcia w cyklu "rok akademicki 2019/2020 - sem. letni" (zakończony)

Okres: 2020-02-22 - 2020-09-30
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Projekt, 15 godzin, 24 miejsc więcej informacji
Wykład, 30 godzin, 24 miejsc więcej informacji
Koordynatorzy: Grzegorz Mazur
Prowadzący grup: Grzegorz Mazur
Lista studentów: (nie masz dostępu)
Zaliczenie: Ocena łączna
Jednostka realizująca:

103200 - Instytut Informatyki

Zajęcia w cyklu "rok akademicki 2018/2019 - sem. letni" (zakończony)

Okres: 2019-02-18 - 2019-09-30
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Projekt, 15 godzin, 24 miejsc więcej informacji
Wykład, 30 godzin, 24 miejsc więcej informacji
Koordynatorzy: Grzegorz Mazur
Prowadzący grup: Grzegorz Mazur
Lista studentów: (nie masz dostępu)
Zaliczenie: Ocena łączna
Jednostka realizująca:

103200 - Instytut Informatyki

Opisy przedmiotów w USOS i USOSweb są chronione prawem autorskim.
Właścicielem praw autorskich jest Politechnika Warszawska.
pl. Politechniki 1, 00-661 Warszawa tel: (22) 234 7211 https://pw.edu.pl kontakt deklaracja dostępności USOSweb 7.0.0.0-7 (2024-03-18)