Warsaw University of Technology - Central Authentication System
You are not logged in | log in
course directory - help

Digital Signal Processors - Architectures and Programming

General data

Course ID: 103C-ELEIK-ISP-PSAP Erasmus code / ISCED: (unknown) / (unknown)
Course title: Digital Signal Processors - Architectures and Programming Name in Polish: Procesory sygnałowe - architektura i programowanie
Department: The Faculty of Electronics and Information Technology
Course groups: ( Digital Technology and Computer Systems )-Electronics and Computer Engineering-B.Sc.-EITI
( Electives )-Electronics and Computer Engineering-B.Sc.-EITI
( Fundamentals )-Microsystems and Electronic Systems-M.Sc.-EITI
( Technical Courses )---EITI
ECTS credit allocation (and other scores): 5.00
Language: Polish
(in Polish) Jednostka decyzyjna:

(in Polish) 103000 - Wydział Elektroniki i Technik Informacyjnych

(in Polish) Kod wydziałowy:

(in Polish) PSAP

(in Polish) Numer wersji:

(in Polish) 3

Short description: (in Polish)

Przedmiot ma na celu zapoznanie studentów z rozwiązaniami architekturowymi i możliwościami list rozkazów współczesnych cyfrowych procesorów sygnałowych (DSP) w kontekście ich zdolności do efektywnej implementacji typowych algorytmów cyfrowego przetwarzania sygnałów i obrazów, a także zapoznanie z charakterystycznymi dla procesorów sygnałowych układami peryferyjnymi. Wykład obejmuje ponadto porównanie różnych typów dostępnych na rynku procesorów sygnałowych i przedstawienie najświeższych tendencji rozwojowych w tej dziedzinie. Studenci uczą się na ćwiczeniach laboratoryjnych programowania procesorów sygnałowych w języku asemblera i nabyte umiejętności pogłębiają przez samodzielnie realizowane projekty.

Full description: (in Polish)

Przedmiot ma na celu zapoznanie studentów z rozwiązaniami architekturowymi i możliwościami list rozkazów współczesnych cyfrowych procesorów sygnałowych (DSP) w kontekście ich zdolności do efektywnej implementacji typowych algorytmów cyfrowego przetwarzania sygnałów i obrazów, a także zapoznanie z charakterystycznymi dla procesorów sygnałowych układami peryferyjnymi. Wykład obejmuje ponadto porównanie różnych typów dostępnych na rynku procesorów sygnałowych i przedstawienie najświeższych tendencji rozwojowych w tej dziedzinie. Studenci uczą się na ćwiczeniach laboratoryjnych programowania procesorów sygnałowych w języku asemblera i nabyte umiejętności pogłębiają przez samodzielnie realizowane projekty.

Treść wykładu
Wprowadzenie. Definicja procesora sygnałowego. Geneza i historia rozwoju procesorów sygnałowych i ich typowe zastosowania. Klasyfikacja procesorów sygnałowych, przegląd najpopularniejszych układów. Omówienie stałoprzecinkowego procesora sygnałowego DSP56001. (2h)
Architektura wzorcowego procesora sygnałowego na przykładzie układu DSP56002 firmy Motorola. Związek architektury z podstawowymi wymaganiami stawianymi przed procesorami sygnałowymi. (2h)
Cechy charakterystyczne arytmetyki danych stałoprzecinkowych procesora sygnałowego na przykładzie DSP56002. Arytmetyka adresowa oraz jej zastosowania do realizacji buforów kołowych i adresowania z odwróconą kolejnością bitów potrzebnego do realizacji algorytmów FFT. Wewnętrzna równoległość obliczeń. (2h)
Lista rozkazów nowoczesnych stałoprzecinkowych procesorów sygnałowych na przykładzie DSP56002 i DSP56303. (2h)
Programowanie potokowe procesorów sygnałowych. Standardowe ,,tricki3939 programistyczne pozwalające wykorzystać wewnętrzną równoległość obliczeń. Przykładowe rozwiązania typowych zadań cyfrowego przetwarzania sygnałów.
Omówienie składni asemblera DSP56002. Podkreślenie różnic pomiędzy dyrektywami asemblera a rozkazami procesora. Wykorzystanie makrodefinicji i translacji warunkowej. (2h)
Potokowa praca wewnętrzna procesorów sygnałowych i jej konsekwencje dla programisty. Skoki i skoki opóĽnione. System przerwań DSP56002. Przerwania krótkie i długie. (2h)
Interfejsy uruchomieniowe procesorów sygnałowych. Emulacja w czasie rzeczywistym. Interfejsy OnCE procesora DSP56002 i JTAG procesora DSP56303. (2h)
Nowa rodzina stałoprzecinkowych procesorów sygnałowych DSP5630x . firmy Motorola. (2h)
Nowa rodzina specjalizowanych procesorów sygnałowych TMS320C8x firmy Texas Instruments do przetwarzania sygnałów wizyjnych. (2h)


Zakres laboratorium

  1. Zapoznanie sie ze sprzetem i oprogramowaniem. (3h)
  2. Przesuwanie widma sygnału akustycznego filtrem Hilberta (efekt głosów Chip and Dale). (4h)
  3. Oscyloskop cyfrowy i logarytmowanie sygnału (wstep do analizatora widma). (4h)
  4. Analizator widma FFT pracujący w czasie rzeczywistym. (4h)


Zakres projektu
Projekt polega na samodzielnym napisaniu, uruchomieniu i przetestowaniu programu na nastepujących procesorach sygnałowych:
  • Motorola: DSP56001, DSP56002 (najchętniej), DSP96002,
  • Analog Devices: ADSP21061, ADSP21062 (SHARC),
  • Texas Instruments: TMS320C31, TMS320C50, TMS320C6701.
Wieksze projekty mogą być zespołowe.

Poprzedniki
Typ poprzednikaNr poprzednikaKod poprzednikaNazwa poprzednika
Zalecany3103B-TLRTM-ISP-TMIKPodstawy techniki mikroprocesorowej


Przedmioty podobne
Kod przedmiotuNazwa przedmiotuDyskonto ECTS
103A-CSCSN-MSA-EDSPADigital Signal Processor Architecture and Programming5
103B-INIIT-ISP-PSProcesory sygnałowe5

Bibliography: (in Polish)

Studenci otrzymują materiały pomocnicze do prawie każdego wykładu. Konspekt przedmiotu, opisy sprzetu i oprogramowania dostępnego w laboratorium, wirtualny skrypt z odnośnikami do literatury i komplet instrukcji do ćwiczeń laboratoryjnych znajdują się na serwerze instytutu ISE, gdzie przedmiot PSAP ma swoją strone WWW.

Classes in period "Summer Semester 2016/2017" (past)

Time span: 2017-02-20 - 2017-09-30
Choosen plan division:


magnify
see course schedule
Type of class: laboratory, 15 hours, 24 places more information
lectures, 30 hours, 24 places more information
project , 15 hours, 24 places more information
Coordinators: Marek Nałęcz
Group instructors: Marek Nałęcz
Students list: (inaccessible to you)
Examination: Exam
(in Polish) Jednostka realizująca:

(in Polish) 103300 - Instytut Systemów Elektronicznych

Course descriptions are protected by copyright.
Copyright by Warsaw University of Technology.